Semiconductor component and method for its production

专利摘要:
Es sind ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung bereitgestellt, bei denen eine Kompromissbeziehung zwischen dem Kanalwiderstand und dem JFET-Widerstand, was der Miniaturisierung des Bauelements im Wege steht, verbessert ist, und zur Bildung eines Sourcebereichs (4) und eines Basisbereichs (5) durch Ionenimplantation dieselbe Maske (9, 11) verwendet wird. In einem vertikalen MOSFET, der SiC verwendet, sind ein Sourcebereich (4) und ein Basisbereich (5) durch Ionenimplantation unter Verwendung derselben sich verjüngenden Maske (9, 11) gebildet, um dem Basisbereich (5) eine sich verjüngende Form zu geben. Der Schrägungswinkel (THETA, THETA') der sich verjüngenden Maske wird auf 30 DEG bis 60 DEG eingestellt, wenn das Material der sich verjüngenden Maske (9, 11) bei der Ionenimplantation denselben Bereich hat wie SiC, und auf 20 DEG bis 45 DEG , wenn das Material der sich verjüngenden Maske SiO¶2¶ ist.A semiconductor device and a method for its production are provided, in which a compromise relationship between the channel resistance and the JFET resistor, which stands in the way of miniaturization of the device, is improved, and for forming a source region (4) and a base region (5 ) the same mask (9, 11) is used by ion implantation. In a vertical MOSFET using SiC, a source region (4) and a base region (5) are formed by ion implantation using the same tapered mask (9, 11) to give the base region (5) a tapered shape. The helix angle (THETA, THETA ') of the tapered mask is set to 30 ° to 60 ° if the material of the tapered mask (9, 11) has the same range as SiC during ion implantation, and to 20 ° to 45 °, if the material of the tapered mask is SiO¶2¶.
公开号:DE102004012815A1
申请号:DE102004012815
申请日:2004-03-16
公开日:2004-11-25
发明作者:Masayuki Imaizumi；Ken-Ichi Ohtsuka；Hiroshi Sugimoto；Tetsuya Takami；Yoichiro Tarui
申请人:Mitsubishi Electric Corp；
IPC主号:H01L21-265

专利说明:
[0001] Dievorliegende Erfindung betrifft eine Halbleiterbauelementstruktur,bei der ein vertikaler MOSFET, der SiC verwendet, durch Ionenimplantationgefertigt wird, und ein Verfahren zur Herstellung der Struktur.TheThe present invention relates to a semiconductor component structure,in which a vertical MOSFET using SiC by ion implantationis manufactured, and a method for producing the structure.
[0002] HerkömmlicherWeise muss zur Herstellung eines vertikalen MOSFETs durch Ionenimplantation,der SiC verwendet, eine Maske fürdie Ionenimplantation eines Sourcebereichs eine andere Breite habenals eine Maske fürdie Ionenimplantation eines Basisbereichs (siehe beispielsweiseJP 10-233503 A).conventionalWay, to manufacture a vertical MOSFET by ion implantation,the SiC uses a mask forthe ion implantation of a source region have a different widthas a mask forthe ion implantation of a base region (see for exampleJP 10-233503 A).
[0003] Wegendes Einsatzes verschiedener Masken bei der Ionenimplantation einesSourcebereichs und eines Basisbereichs ist bei dem herkömmlichen,oben beschriebenen Herstellungsverfahren für ein Halbleiterbauelementdie Anzahl der Schritte zur Herstellung des MOSFETs erhöht. Außerdem wirddurch die Verarbeitungsgenauigkeit jeder Maske und die Genauigkeitder Ausrichtung der beiden Masken die Kanallänge beeinflusst, was einender Faktoren darstellt, die Eigenschaften des MOSFETs bestimmen,und die somit fürdie Miniaturisierung des Bauelements ein großes Hindernis darstellen. Darüber hinaustaucht, wenn man die Miniaturisierung des Bauelements weiter treibt,ein weiteres Problem eines erhöhtenJFET-Widerstands auf, der in einer Kompromissbeziehung mit dem durchdie Miniaturisierung gesenkten Kanalwiderstand steht.Because ofthe use of different masks for ion implantationSource area and a base area is in the conventional,Manufacturing method for a semiconductor device described abovethe number of steps to manufacture the MOSFET increased. Besides, willthrough the processing accuracy of each mask and the accuracythe orientation of the two masks affects the channel length, whichwhich represents factors that determine the properties of the MOSFET,and thus forthe miniaturization of the device is a major obstacle. Furthermoredives if you continue to miniaturize the device,another problem of an elevatedJFET resistor on, which is in a compromise relationship with thatthe miniaturization is reduced channel resistance.
[0004] ImHinblick auf das oben Gesagte entstand die vorliegende Erfindung,und eine Aufgabe der vorliegenden Erfindung besteht deshalb darin,ein Halbleiterbauelement bereitzustellen, das bei der Kompromissbeziehungzwischen dem Kanalwiderstand und dem JFET-Widerstand verbessertist, der ein Problem bei der Miniaturisierung des Bauelements darstellt.in theIn view of the above, the present invention was madeand an object of the present invention is therefore toto provide a semiconductor device that is in the compromise relationshipbetween the channel resistance and the JFET resistance improvedwhich is a problem in miniaturization of the device.
[0005] Eineandere Aufgabe der vorliegenden Erfindung besteht in der Schaffungeines Verfahrens zur Herstellung eines Halbleiterbauelements, mitdem möglichist, zur durch Ionenimplantation stattfindenden Bildung eines Sourcebereichsund eines Basisbereichs eines vertikalen, aus SiC gebildeten MOSFETsein und dieselbe Maske zu verwenden, und die Miniaturisierung desBauelements voranzutreiben.Aanother object of the present invention is to provideof a method for producing a semiconductor component, withthat possibleis for the formation of a source region taking place by ion implantationand a base portion of a vertical MOSFET made of SiCto use the same mask and the miniaturization of theDrive component.
[0006] EinHalbleiterbauelement der vorliegenden Erfindung betrifft einen vertikalenMOSFET, der SiC verwendet, und hat einen sich verjüngendenBasisbereich.OnThe semiconductor device of the present invention relates to a vertical oneMOSFET that uses SiC and has a tapered oneBase region.
[0007] Gemäß einemVerfahren zur Herstellung eines Halbleiterbauelements der vorliegendenErfindung werden bei der Herstellung eines vertikalen MOSFETs, derSiC verwendet, ein Sourcebereich und ein Basisbereich durch Ionenimplantationunter Verwendung derselben Maske gebildet.According to oneA method of manufacturing a semiconductor device of the presentInvention are used in the manufacture of a vertical MOSFET thatSiC uses a source region and a base region by ion implantationusing the same mask.
[0008] Gemäß einesHalbleiterbauelements der vorliegenden Erfindung ist ein Basisbereicheines vertikalen MOSFETs, der SiC verwendet, verjüngt, wodurchman in der Lage ist, die Kompromissbeziehung zwischen dem Kanalwiderstandund dem JFET-Widerstand zu verbessern, und die Miniaturisierungdes Bauelements voranzutreiben.According to oneThe semiconductor device of the present invention is a basic areaof a vertical MOSFET using SiC tapers, therebyone is able to compromise the relationship between the channel resistanceand improve the JFET resistance, and miniaturizationto advance the component.
[0009] Gemäß einemVerfahren zur Herstellung eines Halbleiterbauelements der Erfindungwird bei der Herstellung eines vertikalen MOSFETs, der SiC verwendet,zur Bildung eines Sourcebereichs und eines Basisbereichs durch Ionenimplantationdieselbe Maske verwendet und zur Vervollständigung des MOSFETs ein Störstoff gezieltin selbstausrichtender Weise eingebracht. Das Herstellungsverfahrenermöglichtes somit, die Miniaturisierung des Bauelements voranzutreiben.According to oneMethod of manufacturing a semiconductor device of the inventionis used in the manufacture of a vertical MOSFET using SiCto form a source region and a base region by ion implantationuses the same mask and targets a contaminant to complete the MOSFETintroduced in a self-aligning manner. The manufacturing processallowsit is thus to advance the miniaturization of the component.
[0010] Inden begleitenden Zeichnungen zeigen:Inthe accompanying drawings show:
[0011] 1 eine Schnittansicht, dieein gemäß Ausführungsform1 der vorliegenden Erfindung hergestelltes Halbleiterbauelement(vertikaler SiC-MOSFET)zeigt; 1 14 is a sectional view showing a semiconductor device (vertical SiC-MOSFET) manufactured according to Embodiment 1 of the present invention;
[0012] 2 ein Schaubild zur Darstellungder Bauelementstruktur des Halbleiterbauelements, das gemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 2 14 is a diagram showing the device structure of the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0013] 3 ein Schaubild zur Darstellungdes Durchschaltwiderstands des Halbleiterbauelements, das gemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 3 14 is a diagram showing the on resistance of the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0014] 4 eine Kurve, die Ergebnisseeines Experiments zeigt, das ausgeführt wurde, um den Zusammenhangzwischen einem Abstand bzw. einer Länge Ld eines p-Basisbereichs 5 unddem JFET-Widerstand Rj im Halbleiterbauelement zu untersuchen, dasgemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 4 a graph showing results of an experiment carried out to determine the relationship between a distance and a length Ld of a p-base region 5 and examine the JFET resistor Rj in the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0015] 5 ein Schaubild zur Darstellungdes Zusammenhangs zwischen einem Schrägungswinkel Θ des p-Basisbereichs 5,einer KanallängeLch, und den AbständenLd1 und Ld2 des p-Basisbereichs für den Fall, dass ein n-Sourcebereich 4 imHalbleiterbauelement verjüngtist, das gemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 5 a graph showing the relationship between a helix angle Θ of the p-base region 5 , a channel length Lch, and the distances Ld1 and Ld2 of the p base region in the event that an n source region 4 is tapered in the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0016] 6 ein Schaubild zur Darstellungdes Zusammenhangs zwischen einem Schrägungswinkel Θ des p-Basisbereichs 5,einer KanallängeLch, und den AbständenLd1 und Ld2 des p-Basisbereichs für den Fall, dass ein n- Sourcebereich 4 imHalbleiterbauelement nicht verjüngtist, das gemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 6 a graph showing the relationship between a helix angle Θ of the p-base region 5 , a channel length Lch, and the distances Ld1 and Ld2 of the p base region in the event that an n source region 4 is not tapered in the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0017] 7 eine Kurve, die den Zusammenhangzwischen dem Schrägungswinkeldes p-Basisbereichs 5 und einem Durchschaltwiderstand für den Fallzeigt, dass der n-Sourcebereich 4 im Halbleiterbauelementverjüngtist, das gemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 7 a curve showing the relationship between the helix angle of the p base region 5 and a turn-on resistance in the event that the n-source region 4 is tapered in the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0018] 8 eine Kurve, die den Zusammenhangzwischen dem Schrägungswinkeldes p-Basisbereichs 5 und dem Durchschaltwiderstand für den Fallzeigt, dass der n-Sourcebereich 4 im Halbleiterbauelementnicht verjüngtist, das gemäß Ausführungsform1 der vorliegenden Erfindung hergestellt ist; 8th a curve showing the relationship between the helix angle of the p base region 5 and the on resistance in the case that the n-source region 4 is not tapered in the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0019] 9 ein Schaubild, das denSchrägungswinkeldes p-Basisbereichs 5 und die Grenzen eines Durchschlagsim Halbleiterbauelement zeigt, das gemäß Ausführungsform 1 der vorliegendenErfindung hergestellt ist; 9 a graph showing the helix angle of the p base area 5 and shows the limits of a breakdown in the semiconductor device manufactured according to Embodiment 1 of the present invention;
[0020] 10 ein Schaubild zur Darstellungeines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß Ausführungsform 2 dervorliegenden Erfindung, indem ein Verfahren zur Bildung eines Sourcebereichs 4 undeines Basisbereichs 5 durch Ionenimplantation gezeigt wird; 10 a diagram showing a method for manufacturing a semiconductor device according to the embodiment 2 the present invention by a method of forming a source region 4 and a base area 5 is shown by ion implantation;
[0021] 11 ein Schaubild, das denZusammenhang zwischen dem Schrägungswinkeleiner Maske, einer KanallängeLch, und dem Schrägungswinkeldes p-Basisbereichs 5 fürden Fall zeigt, dass die Implantationsmaske denselben Bereich wieSiC hat, in dem gemäß Ausführungsform 2 dervorliegenden Erfindung hergestellten Halbleiterbauelement; 11 a graph showing the relationship between the helix angle of a mask, a channel length Lch, and the helix angle of the p base region 5 shows in the case that the implantation mask has the same area as SiC, in that according to the embodiment 2 semiconductor device manufactured by the present invention;
[0022] 12 ein Schaubild, das denZusammenhang zwischen dem Schrägungswinkelder Maske, der KanallängeLch, und dem Schrägungswinkeldes p-Basisbereichs 5 fürden Fall zeigt, dass die Implantationsmaske eine SiO₂-Maske ist, ist demgemäß Ausführungsform2 der vorliegenden Erfindung hergestellten Halbleiterbauelement; 12 a graph showing the relationship between the helix angle of the mask, the channel length Lch, and the helix angle of the p base region 5 in the event that the implantation mask is an SiO ₂ mask, is the semiconductor component produced in accordance with embodiment 2 of the present invention;
[0023] 13 eine Schnittansicht,die ein gemäß den Ausführungsformen3 und 5 der vorliegenden Erfindung hergestelltes Halbleiterbauelement(vertikaler SiC-MOSFET)zeigt; 13 14 is a sectional view showing a semiconductor device (vertical SiC-MOSFET) manufactured according to Embodiments 3 and 5 of the present invention;
[0024] 14 ein Schaubild zur Darstellungeines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß Ausführungsform3 der vorliegenden Erfindung, indem ein Verfahren zur Bildung einesSourcebereichs 4 und eines Basisbereichs 5 durchIonenimplantation gezeigt ist; 14 3 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 3 of the present invention by a method of forming a source region 4 and a base area 5 is shown by ion implantation;
[0025] 15 ein Schaubild, das denZusammenhang zwischen dem Ionenimplantationswinkel, einer Kanallänge Lch,und dem Schrägungswinkeldes p-Basisbereichs 5 für den Fallzeigt, dass eine Implantationsmaske denselben Bereich wie SiC hat,in dem gemäß Ausführungsform3 der vorliegenden Erfindung hergestellten Halbleiterbauelement; 15 a graph showing the relationship between the ion implantation angle, a channel length Lch, and the helix angle of the p base region 5 in the case where an implantation mask has the same area as SiC in the one manufactured according to Embodiment 3 of the present invention Semiconductor device;
[0026] 16 ein Schaubild, das denZusammenhang zwischen dem Ionenimplantationswinkel, der Kanallänge Lchund dem Schrägungswinkeldes p-Basisbereichs 5 für den Fallzeigt, dass die Implantationsmaske eine SiO₂-Maskeist, in dem gemäß Ausführungsform3 der vorliegenden Erfindung hergestellten Halbleiterbauelement; 16 a graph showing the relationship between the ion implantation angle, the channel length Lch and the helix angle of the p base region 5 in the case where the implantation mask is an SiO ₂ mask in the semiconductor device manufactured according to Embodiment 3 of the present invention;
[0027] 17 eine Kurve, die den Zusammenhangzwischen dem Ionenimplantationswinkel und dem Durchschaltwiderstandfür denFall zeigt, dass die Implantationsmaske denselben Bereich wie SiChat, in dem gemäß Ausführungsform3 der vorliegenden Erfindung hergestellten Halbleiterbauelement; 17 a graph showing the relationship between the ion implantation angle and the on-resistance when the implantation mask has the same area as SiC in the semiconductor device manufactured according to Embodiment 3 of the present invention;
[0028] 18 eine Kurve, die den Zusammenhangzwischen dem Ionenimplantationswinkel und dem Durchschaltwiderstandfür denFall zeigt, dass die Implantationsmaske eine SiO₂-Maskeist, in dem gemäß Ausführungsform3 der vorliegenden Erfindung hergestellten Halbleiterbauelement; 18 a graph showing the relationship between the ion implantation angle and the on-resistance when the implantation mask is an SiO ₂ mask in the semiconductor device manufactured according to Embodiment 3 of the present invention;
[0029] 19 eine Schnittansicht,die ein gemäß den Ausführungsformen4 und 6 der vorliegenden Erfindung hergestelltes Halbleiterbauelement(vertikaler SiC-MOSFET)zeigt; 19 14 is a sectional view showing a semiconductor device (vertical SiC-MOSFET) manufactured according to Embodiments 4 and 6 of the present invention;
[0030] 20 ein Schaubild zur Darstellungeines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß Ausführungsform4 der vorliegenden Erfindung, indem ein Verfahren zur Bildung einesSourcebereichs 4 und eines Basisbereichs 5 durchIonenimplantation gezeigt ist; 20 3 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 4 of the present invention by a method of forming a source region 4 and a base area 5 is shown by ion implantation;
[0031] 21 ein Schaubild zur Darstellungeines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß Ausführungsform5 der vorliegenden Erfindung, indem ein Verfahren zur Bildung einesSourcebereichs 4 und eines Basisbereichs 5 durchIonenimplantation gezeigt ist; und 21 3 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 5 of the present invention by a method of forming a source region 4 and a base area 5 is shown by ion implantation; and
[0032] 22 ein Schaubild zur Darstellungeines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß Ausführungsform6 der vorliegenden Erfindung, indem ein Verfahren zur Bildung einesSourcebereichs 4 und eines Basisbereichs 5 durchIonenimplantation gezeigt ist. 22 6 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 6 of the present invention by a method of forming a source region 4 and a base area 5 is shown by ion implantation.
[0033] Zuersterfolgt ein allgemeiner Überblick über dievorliegende Erfindung. Bei der Herstellung eines vertikalen MOSFETs,der SiC verwendet, ist es schwierig, einen Störstoff durch Wärmebehandlungeinzudiffundieren, womit die Möglichkeiteneines selbstausrichtenden Prozesses durch thermische Diffusion einesStörstoffesvergeben sind, wie er bei der Herstellung eines vertikalen MOSFETs,der SiC verwendet, zum Einsatz kommt. Typischerweise wird eine selektiveDotierung mit Störstoffdurch eine Ionenimplantation bewerkstelligt.Firstthere is a general overview of thepresent invention. When making a vertical MOSFET,Using the SiC, it is difficult to treat a contaminant through heat treatmentdiffuse with what the possibilitiesa self-aligning process by thermal diffusion of aimpurityare awarded, as is the case in the manufacture of a vertical MOSFET,the SiC used, is used. Typically a selective oneDoping with interfering substanceaccomplished by an ion implantation.
[0034] Andererseitswird es durch die hohe thermische Diffusionsfähigkeit eines vertikalen Si-MOSFETs schwierig,die Form (Schrägungswinkel)eines durch Ionenimplantation (Ionenimplantationsbereich) gebildetenBereichs zu beherrschen, wohingegen es die vernachlässigbargeringe thermische Diffusionsfähigkeiteines vertikalen SiC-MOSFETs leicht macht, die Form (Schrägungswinkel)eines Ionenimplantationsbereichs in Tiefenrichtung und seitlicherRichtung zu beherrschen.on the other handthe high thermal diffusibility of a vertical Si-MOSFET makes it difficultthe shape (helix angle)one formed by ion implantation (ion implantation area)Dominate the area, whereas it's the most negligiblelow thermal diffusibilityof a vertical SiC-MOSFET makes the shape (helix angle)an ion implantation area in the depth direction and laterallyTo master direction.
[0035] HerkömmlicherWeise hat eine Ionenimplantationsmaske vertikale Seitenflächen für die imHinblick auf ein Substrat vertikale Ionenimplantation, und zur Bildungeines Sourcebereichs und eines Basisbereichs durch IonenimplantationmüssenMasken verwendet werden, die zueinander unterschiedliche Breitenhaben, da es im Stand der Technik nicht möglich ist, durch einen selbstausrichtendenProzess, der ein und dieselbe Maske verwendet, mit Störstoff zudotieren. Nach der Ionenimplantation ist ein Aktivierungsglühen beieiner Temperatur von ca. 1500°Cerforderlich, was durchaus eine gewisse Beschädigung wie eine Aufrauung einer SiC-Oberfläche verursachenkönnte.conventionalWay, an ion implantation mask has vertical side faces for the imWith regard to a substrate vertical ion implantation, and for formationa source region and a base region by ion implantationhave toMasks are used that are mutually different widthshave, since it is not possible in the prior art, by a self-aligningProcess that uses the same mask with contaminant toodope. After the ion implantation, an activation glow is includeda temperature of approx. 1500 ° Crequired, which can cause some damage such as roughening of an SiC surfacecould.
[0036] Demzufolgewerden, wenn eine Gateelektrode als einzige Maske dient, die während derIonenimplantation verwendet wird, die Gateelektrode und eine Gateoxidschichtbeim Aktivierungsglühenbeschädigt.Von daher ist es schwierig, eine Gateelektrode als Implantationsmaskezu verwenden.As a result,if a gate electrode serves as the only mask that is used during theIon implantation is used, the gate electrode and a gate oxide layerduring activation annealingdamaged.Therefore, it is difficult to use a gate electrode as an implant maskto use.
[0037] Angesichtsdes oben Gesagten ist ein vertikaler MOSFET, der gemäß der vorliegendenErfindung SiC verwendet, dadurch charakterisiert, dass zur Bildungeines Sourcebereichs und eines Basisbereichs durch Ionenimplantationdieselbe Ionenimplantationmaske verwendet wird. Die Maske verjüngt sichoder Ionen werden schrägimplantiert, wodurch es möglichwird, den MOSFET durch selektives Dotieren mit Störstoff inselbstausrichtender Weise herzustellen. Der durch dieses Verfahrenhergestellte Basisbereich erhälteine sich verjüngendeForm und ist demzufolge dadurch charakterisiert, dass sein JFET-Widerstandkleiner ist als derjenige eines herkömmlichen Basisbereichs, dereine ungefährvertikale Form hat. Nachstehend werden nun bestimmte Ausführungsartenzur Ausführungder vorliegenden Erfindung beschrieben.In view of the above, a vertical MOSFET using SiC according to the present invention is characterized in that the same ion implantation mask is used to form a source region and a base region by ion implantation. The mask tapers or ions are implanted obliquely, which makes it possible for the MOSFET to self-selectively dope with impurity directing way to produce. The base region produced by this method takes a tapered shape and is therefore characterized in that its JFET resistance is smaller than that of a conventional base region, which has an approximately vertical shape. Certain embodiments for carrying out the present invention will now be described.
[0038] 1 ist eine Schnittansicht,die ein gemäß Ausführungsform1 der vorliegenden Erfindung hergestelltes Halbleiterbauelement(vertikaler SiC-MOSFET)zeigt. Ein Sourcebereich 4 und ein Basisbereich 5 werden durchIonenimplantation in einem Driftbereich 6 gebildet, derdurch epitaxiales Aufwachsen auf einem Substrat 7 gebildetist. Dann werden zur Vervollständigungdes MOSFETs eine Gateoxidschicht 2, eine Gateelektrode 1,eine Sourceelektrode 3 und eine Drainelektrode 8 gebildet. 1 12 is a sectional view showing a semiconductor device (vertical SiC-MOSFET) manufactured according to Embodiment 1 of the present invention. A source area 4 and a base area 5 are made by ion implantation in a drift area 6 formed by epitaxial growth on a substrate 7 is formed. Then a gate oxide layer is used to complete the MOSFET 2 , a gate electrode 1 , a source electrode 3 and a drain electrode 8th educated.
[0039] Eserfolgt die Beschreibung eines Effekts, wenn der p-Basisbereich 5 diesesHalbleiterbauelements mit einem wie in 2 gezeigten Schrägungswinkel Θ versehenwird. Wie in 3 gezeigtist, teilt sich der Durchschaltwiderstand, der für das Leistungsvermögen desHalbleiterbauelements (vertikaler MOSFET) steht, auf mehrere Bestandteileauf: Source-Kontaktwiderstand Rcs, n-Source-FlächenwiderstandRn+, Kanalwiderstand Rch, JFET-Widerstand Rj, Driftwiderstand Rd,Substratwiderstand Rsub, und Drain-Kontaktwiderstand Rcd. Bei einemvertikalen MOSFET, der SiC verwendet, ist der Kanalwiderstand Rchgegenwärtigam größten undstellt fürden praktischen Einsatz eines vertikalen SiC-MOSFETs das größte Hindernisdar.An effect is described if the p-base range 5 this semiconductor device with a like in 2 helix angle shown Θ is provided. As in 3 is shown, the on-resistance, which stands for the performance of the semiconductor component (vertical MOSFET), is divided into several components: source contact resistance Rcs, n-source surface resistance Rn +, channel resistance Rch, JFET resistance Rj, drift resistance Rd, substrate resistance Rsub , and drain contact resistance Rcd. In a vertical MOSFET using SiC, the channel resistance Rch is currently the greatest and is the greatest obstacle to the practical use of a vertical SiC MOSFET.
[0040] EineMöglichkeit,den Kanalwiderstand Rch zu drücken,besteht in der Miniaturisierung des Bauelements (bei der die Kanallänge einesMOSFETs reduziert und seine Kanalbreite vergrößert wird). In diesem Fall bestehteine Kompromissbeziehung zwischen einer Länge bzw. einem Abstand desp-Basisbereichs 5 (siehe 2, Ld1: oberer Abstand desp-Basisbereichs 5, Ld2: unterer Abstand des p-Basisbereichs 5)und dem JFET-Widerstand Rj, die Rj bei Verkleinerung von Ld größer werdenlässt.Wird der p-Basisbereich 5 mit dem Schrägungswinkel Θ versehen,hat dies zur Wirkung, dass die Kompromissbeziehung zwischen demKanalwiderstand Rch und dem JFET-WiderstandRj verbessert ist.One way to push the channel resistance Rch is to miniaturize the device (reducing the channel length of a MOSFET and increasing its channel width). In this case there is a compromise relationship between a length or a distance of the p-base region 5 (please refer 2 , Bd1: upper distance of the p base region 5 , Ld2: lower distance of the p-base area 5 ) and the JFET resistor Rj, which makes Rj larger as Ld is reduced. If the p-base area 5 provided with the helix angle Θ has the effect that the compromise relationship between the channel resistance Rch and the JFET resistance Rj is improved.
[0041] Umeine bestimmte Einschätzungdieser Auswirkung zu erhalten, wurde ein Experiment durchgeführt, beidem als Versuchsmuster zuerst ein MOSFET mit einem auf 0° eingestelltenSchrägungswinkel Θ hergestelltwurde, um den Zusammenhang zwischen dem Abstand des p-Basisbereichs 5 unddem JFET-WiderstandRj zu untersuchen. Die Ergebnisse davon sind in 4 gezeigt. Das Versuchsmuster ist alsBauelement hergestellt, das 1200 V, die bei einem Wechselrichterin einem Fahrzeug oder in der Industrie gebraucht werden, auszuhaltenin der Lage ist, und verwendet fürden Driftbereich 6 ein 10 μm dickes Substrat mit einerTrägerkonzentrationvon 1 × 10¹⁶ cm^-3. Die Ergebnissezeigen, dass der JFET-Widerstand Rj bei Reduzierung des AbstandesLd (Ld = Ld1 = Ld2) rapide ansteigt.In order to obtain a specific assessment of this effect, an experiment was carried out in which a MOSFET with a helix angle Θ set to 0 ° was first produced as the test pattern, in order to determine the relationship between the distance of the p-base region 5 and the JFET resistor Rj. The results of this are in 4 shown. The test sample is made as a component capable of withstanding 1200 V used in an inverter in a vehicle or in industry, and used for the drift area 6 a 10 μm thick substrate with a carrier concentration of 1 × 10 ¹⁶ cm ^-3 . The results show that the JFET resistance Rj increases rapidly as the distance Ld (Ld = Ld1 = Ld2) is reduced.
[0042] Entsprechendden in 4 gezeigten Ergebnissenkann der JFET-WiderstandRj reduziert werden, indem man den Abstand Ld des p-Basisbereichs 5 erhöht. Diessenkt jedoch die Spannungsfestigkeit des MOSFETs. Als Ergebnis einerdurch tatsächlichesErstellen eines Versuchsmusters erfolgten Untersuchung fand manheraus, dass an der Gateoxidschicht 2 ein erhöhtes elektrischesFeld anliegt und die Spannungsfestigkeit des MOSFETs höher alseine aus einer p-n-Sperrschicht berechnete, theoretische Spannungsfestigkeit wird,wenn der Abstand Ld des p-Basisbereichs 5 bei 4 μm oder darüber liegt.According to the in 4 Results shown, the JFET resistance Rj can be reduced by changing the distance Ld of the p base region 5 elevated. However, this lowers the dielectric strength of the MOSFET. As a result of an investigation by actually making a test pattern, it was found that the gate oxide layer 2 an increased electric field is present and the dielectric strength of the MOSFET becomes higher than a theoretical dielectric strength calculated from a pn junction if the distance Ld of the p base region 5 is 4 μm or more.
[0043] Umdas oben Gesagte zusammenzufassen, steigt der JFET-Widerstand Rjrapide an, wenn der Abstand Ld des p-Basisbereichs 5 bei2 μm oderdarunter liegt, obwohl der Abstand Ld des p-Basisbereichs 5 vomBlickpunkt der Miniaturisierung her klein sein sollte, und die Spannungsfestigkeitdes MOSFETs wird niedriger, wenn der Abstand Ld des p-Basisbereichs 5 bei4 μm oderdarüberliegt. Dementsprechend liegt der Optimalwert für den Abstand Ld des p-Basisbereichs 5 zwischen2 μm und4 μm.To summarize the above, the JFET resistance Rj increases rapidly as the distance Ld of the p base region 5 is 2 μm or less, although the distance Ld of the p base region 5 should be small from the point of view of miniaturization, and the dielectric strength of the MOSFET becomes lower when the distance Ld of the p base region 5 is 4 μm or more. The optimal value for the distance Ld of the p-base region is accordingly 5 between 2 μm and 4 μm.
[0044] Nunwird die Kompromissbeziehung zwischen dem JFET-Widerstand Rj unddem Kanalwiderstand Rch des p-Basisbereichs 5 untersucht,wenn der p-Basisbereich 5 einenSchrägungswinkel Θ hat. ZursorgfältigenAusarbeitung wird der Zusammenhang zwischen dem Schrägungswinkel Θ, dem JFET-WiderstandRj und dem Kanalwiderstand Rch unter der Annahme berechnet, dassdas Bauelement zur Verwendung als Wechselrichter in einem Fahrzeugoder in der Industrie gedacht ist und 1200 V aushalten kann.Now the compromise relationship between the JFET resistor Rj and the channel resistance Rch of the p base region 5 examined when the p base region 5 has a helix angle Θ. For careful elaboration, the relationship between the helix angle Θ, the JFET resistor Rj and the channel resistance Rch is calculated on the assumption that the component is intended for use as an inverter in a vehicle or in industry and can withstand 1200 V.
[0045] ZurVereinfachung werden mit Bezug auf 5 und 6 zwei Arten von MOSFET-Strukturenbetrachtet: Eine, bei der der p-Basisbereich 5 und dern-Sourcebereich 4 denselbenSchrägungswinkel Θ haben,und die andere, bei der der p-Basisbereich 5 den Schrägungswinkel Θ hat, dern-Sourcebereich 4 jedoch keinen (Θ = 0). Gibt man die Implantationstiefedes p-Basisbereichs 5 mit dp an und die Implantationstiefedes n-Sourcebereichs 4 mit dn, dann erfüllen die Kanallänge Lchund die AbständeLd1 und Ld2 des p-Basisbereichs 5 die in 5 oder 6 gezeigteBeziehung. Einzeln herausgearbeitet ist, wenn der p-Basisbereich 5 undder n-Sourcebereich 4 denselben Schrägungswinkel Θ haben,die in 5 gezeigte Beziehung,KanallängeLch = (dp – dn)sinΘ, Ld2= Ld1 + 2dp sinΘ,erfüllt,und wenn der n-Sourcebereich 4 keinen Schrägungswinkel Θ hat, ist diein 6 gezeigte Bedingung,KanallängeLch = dp sinΘ,Ld2 = Ld1 + 2dp sinΘ,erfüllt.To simplify, refer to 5 and 6 considered two types of MOSFET structures: One in which the p-base region 5 and the n-source area 4 have the same helix angle Θ and the other at which the p-base area 5 has the helix angle Θ, the n-source area 4 however none (Θ = 0). Giving the implantation depth of the p base area 5 with dp on and the implantation depth of the n-source area 4 with dn, then the channel length Lch and the distances Ld1 and Ld2 of the p base region 5 in the 5 or 6 shown relationship. Is worked out individually when the p-base area 5 and the n-source area 4 have the same helix angle Θ that in 5 shown relationship, channel length Lch = (dp - dn) sinΘ, Ld2 = Ld1 + 2dp sinΘ, and if the n-source region 4 has no helix angle Θ, the in 6 shown condition, channel length Lch = dp sinΘ, Ld2 = Ld1 + 2dp sinΘ, fulfilled.
[0046] Hierumfassen Parameter des MOSFETs, der ein Bauelement mit einer Haltespannungvon 1200 V zum Einsatz als Wechselrichter in einem Fahrzeug oderin der Industrie sein soll und als Driftbereich 6 ein 10 μm dickesSubstrat mit einer Trägerkonzentrationvon 1 × 10¹⁶ cm^-3 verwendet,eine Einstellung dp auf 0,9 μm unddn auf 0,3 μm.Der Abstand Ld2 in Bezug auf den Schrägungswinkel Θ ist eineauf 2,5 μmberechnete Einstellung Ld1, und unter der Annahme, dass durch denAbstand Ld2 der JFET-Widerstand Rj bestimmt ist, erhält man denJFET-Widerstand Rj auf 4.Gemäß den Ergebnissender von den Erfindern der vorliegenden Erfindung durchgeführten experimentellenHerstellung beträgtbei einer KanallängeLch von 2 μmder Kanalwiderstand Rch 20 mΩ/cm². Der Kanalwiderstand Rch sollte sich durcheine Miniaturisierung (bei der die Kanallänge des MOSFET verkürzt unddessen Breite erhöhtist) des Bauelements und durch eine Verbesserung des Prozesses inder Zukunft reduzieren, und aus diesem Grund wird der KanalwiderstandRch des p-Basisbereichs 5 hierals bei 20, 10 bzw. 5 mΩ/cm² liegend angenommen, wenn die Kanallänge Lch2 μm beträgt. DerKanalwiderstand Rch berechnet sich aus der Kanallänge Lchin Bezug zum Schrägungswinkel Θ unter der Annahme,dass der Kanalwiderstand Rch zur Kanallänge Lch proportional ist.Here include parameters of the MOSFET, which is to be a component with a holding voltage of 1200 V for use as an inverter in a vehicle or in industry, and as a drift region 6 a 10 μm thick substrate with a carrier concentration of 1 × 10 ¹⁶ cm ^{-3 is} used, a setting dp to 0.9 μm and dn to 0.3 μm. The distance Ld2 with respect to the helix angle Θ is a setting Ld1 calculated to 2.5 μm, and assuming that the distance Ld2 determines the JFET resistor Rj, the JFET resistor Rj is obtained 4 , According to the results of the experimental production carried out by the inventors of the present invention, the channel resistance Rch is 20 mΩ / cm ² with a channel length Lch of 2 μm. The channel resistance Rch should be reduced by miniaturization (in which the channel length of the MOSFET is shortened and the width thereof is increased) and by an improvement of the process in the future, and for this reason, the channel resistance Rch of the p base region 5 here assumed to be 20, 10 or 5 mΩ / cm ² if the channel length Lch is 2 μm. The channel resistance Rch is calculated from the channel length Lch in relation to the helix angle Θ on the assumption that the channel resistance Rch is proportional to the channel length Lch.
[0047] 7 und 8 zeigen Ergebnisse der Berechnung, durchdas oben angegebene Verfahren, der Beziehung zwischen dem Durchschaltwiderstand(= Rj + Rch) und dem Schrägungswinkel Θ, wenn dern-Sourcebereich 4 mit dem Schrägungswinkel Θ versehenist bzw. wenn der n-Sourcebereich 4 keinen Schrägungswinkelaufweist. Wenn der Schrägungswinkel Θ klein ist(60° oderdarunter), ist die KanallängeLch klein und dementsprechend auch der Kanalwiderstand Rch, außer wennder Schrägungswinkel Θ 30° oder wenigerbeträgt, wobeidann der untere Abstand Ld2 des p-Basisbereichs 5 reduziertist, so dass ein rapider Anstieg des JFET-Widerstands Rj hervorgerufenwird. Deshalb sollte der Schrägungswinkel Θ 30° bis 60° (30° oder mehr und60° oderdarunter), noch bevorzugter 30° bis45° (30° oder mehrund 45° oderdarunter) betragen. 7 and 8th show results of the calculation, by the above method, the relationship between the on resistance (= Rj + Rch) and the helix angle Θ when the n-source region 4 is provided with the helix angle Θ or if the n-source region 4 has no helix angle. If the helix angle Θ is small (60 ° or less), the channel length Lch is small and accordingly the channel resistance Rch, unless the helix angle Θ is 30 ° or less, in which case the lower distance Ld2 of the p base region 5 is reduced, so that a rapid increase in the JFET resistance Rj is caused. Therefore, the helix angle should be Θ 30 ° to 60 ° (30 ° or more and 60 ° or less), more preferably 30 ° to 45 ° (30 ° or more and 45 ° or less).
[0048] 7 und 8 sagen aus, dass ein Durchschlagen vermiedenwird, wenn der Schrägungswinkel Θ 30° oder mehrbeträgt.Das heißt,dass ein in 9 gezeigterAbstand Lp (der Minimalwert eines Abstands des Sourcebereichs 4 unddes Basisbereichs 5) zu 0,3 μm oder weniger wird, wenn derSchrägungswinkel Θ 30° oder wenigererreicht, so dass ein Durchschlagen verursacht wird und die Spannungsfestigkeitdes MOSFETs herabgesetzt ist. In dem hier als bestimmtes Beispielfür einenMOSFET gewähltenBauelement mit einer Haltespannung von 1200 V liegt die Konzentrationdes p-Basisbereichs 5 bei 5 × 10¹⁷ bis1 × 10¹⁸ cm³, und der Driftbereichhat eine Konzentration von 1 × 10¹⁶ cm^-3. Wenn dieDrainspannung des MOSFETs 1200V beträgt, erstreckt sich eine Verarmungsschicht0,11 bis 0,23 μmseitlich des p-Basisbereichs 5. Wird der Abstand Lp kleinerals die Verarmungsschicht, wird ein Durchschlagen hervorgerufen.Berücksichtigtman einen Spielraum bei dem Herstellungsprozess des Bauelements,besteht eine hohe Wahrscheinlichkeit des Durchschlagens, wenn derAbstand Lp 0,3 μmoder weniger beträgt.Von daher muss der Schrägungswinkel Θ zur Vermeidung desDurchschlagens auf 30° odermehr eingestellt werden, so dass der Abstand Lp größer odergleich 0,3 μm wird. 7 and 8th state that strikethrough is avoided if the helix angle is Θ 30 ° or more. That is, an in 9 shown distance Lp (the minimum value of a distance of the source region 4 and the base area 5 ) becomes 0.3 μm or less when the helix angle reaches Θ 30 ° or less, so that breakdown is caused and the dielectric strength of the MOSFET is reduced. In the component selected here as a specific example for a MOSFET with a holding voltage of 1200 V, the concentration of the p-base region lies 5 at 5 × 10 ¹⁷ to 1 × 10 ¹⁸ cm ³ , and the drift area has a concentration of 1 × 10 ¹⁶ cm ^-3 . When the drain voltage of the MOSFET is 1200V, a depletion layer extends 0.11 to 0.23 μm to the side of the p-base region 5 , If the distance Lp becomes smaller than the depletion layer, strikethrough is caused. When considering a margin in the device manufacturing process, there is a high possibility of breakdown if the distance Lp is 0.3 μm or less. Therefore, the helix angle Θ must be set to 30 ° or more in order to avoid strikethrough, so that the distance Lp is greater than or equal to 0.3 μm.
[0049] 7 und 8 zeigen nur die Ergebnisse, wenn Ld12,5 μm beträgt; derDurchschaltwiderstand zeigt jedoch eine identische Abhängigkeitvom Schrägungswinkel über denganzen Optimalwertbereich des Abstands Ld des p-Basisbereichs 5 hinweg (Ld1= 2 bis 4 μm).Wenn der obere Abstand Ld1 des p-Basisbereichs 5 größer odergleich 2,5 μmist, ist der Einfluss des JFET-WiderstandsRj klein und die Abhängigkeitdes Durchschaltwiderstands vom Schrägungswinkel ist ungefähr dieselbewie die in den 7 und 8 gezeigte. Wenn der obereAbstand Ld1 des p-Basisbereichs 5 kleiner oder gleich 2,5 μm ist, istder Einfluss des JFET-Widerstands Rj groß und der Absolutwert des Durchschaltwiderstandsist bei einem beliebigen Schrägungswinkelgrößer alsin 7 und 8; die Abhängigkeit des Durchschaltwiderstandsvom Schrägungswinkelist aber noch dieselbe. Wenn Ld1 2 bis 4 μm beträgt, sollte der Schrägungswinkel Θ des p-Basisbereichs 5 30° bis 60° betragen, bevorzugter30° bis45°. 7 and 8th only show the results when Ld1 is 2.5 μm; the on-state resistance, however, shows an identical dependence on the helix angle over the entire optimum value range of the distance Ld of the p base region 5 away (Ld1 = 2 to 4 μm). When the upper distance Ld1 of the p base region 5 is greater than or equal to 2.5 μm, the influence of the JFET resistor Rj is small and the dependence of the turn-on resistance on the helix angle is approximately the same as that in FIGS 7 and 8th . shown When the upper distance Ld1 of the p base region 5 is less than or equal to 2.5 μm, the influence of the JFET resistor Rj is large and the absolute value of the ON resistance is greater than in at any helix angle 7 and 8th ; however, the dependence of the on resistance on the helix angle is still the same. If Ld1 is 2 to 4 μm, the helix angle Θ of the p base area should 5 30 ° to 60 °, more preferably 30 ° to 45 °.
[0050] Gemäß Ausführungsform1 ist der Basisbereich 5 des vertikalen MOSFETs, der SiCverwendet, verjüngt,um dadurch die Kompromissbeziehung zwischen dem Kanalwiderstandund dem JFET-Widerstand zu verbessern und die Miniaturisierung desBauelements voranzutreiben.According to embodiment 1 is the base area 5 of the vertical MOSFET using SiC is tapered, thereby improving the trade-off relationship between the channel resistance and the JFET resistance and driving miniaturization of the device.
[0051] 10 ist ein Schaubild zurDarstellung eines Verfahrens zur Herstellung eines Halbleiterbauelementsgemäß Ausführungsform2 der vorliegenden Erfindung, bei der der Sourcebereich 4 undder Basisbereich 5 des in 1 gezeigtenHalbleiterbauelements (vertikaler SiC-MOSFET) durch Ionenimplantationgebildet sind. Wenn eine wie in 10 gezeigteIonenimplantationsmaske 9 bei der Ionenimplantation verwendet wird,werden in einen Schrägungsendabschnitt 10 Ionenimplantiert, selbst wenn er unter der Implantationsmaske 9 liegt.Die Breite des Bereichs, in den Ionen implantiert werden, obwohler unter der Implantationsmaske 9 liegt, ist proportionalzur Tiefe der Ionenimplantation. Da Ionen im Basisbereich 5 tieferals im Sourcebereich 4 implantiert werden, entsteht unterder Maske 9 ein Bereich, in dem Ionen nur im Basisbereich 5 implantiertsind und nicht im Sourcebereich 4. Dieser Bereich dientals Kanal des MOSFETs. Zudem sind der Sourcebereich 4 undder Basisbereich 5 beide verjüngt, womit bei der Miniaturisierungwie in Ausführungsform1 beschrieben eine Auswirkung in Richtung Verbesserung der Kompromissbeziehungzwischen dem JFET-Widerstand Rj und dem Kanalwiderstand Rch erhaltenwird. 10 11 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 2 of the present invention, in which the source region 4 and the base area 5 of in 1 semiconductor device shown (vertical SiC-MOSFET) are formed by ion implantation. If one like in 10 shown ion implantation mask 9 used in ion implantation are in a bevel end section 10 Ions are implanted even when he is under the implantation mask 9 lies. The width of the area where ions are implanted, even though it is under the implant mask 9 is proportional to the depth of the ion implantation. Because ions in the base area 5 deeper than in the source area 4 are implanted under the mask 9 an area where ions are only in the base area 5 are implanted and not in the source area 4 , This area serves as the channel of the MOSFET. In addition, the source area 4 and the base area 5 both tapered, which has an effect toward improving the compromise relationship between the JFET resistor Rj and the channel resistor Rch in the miniaturization as described in Embodiment 1.
[0052] DieKanallängeund der Schrägungswinkeldes Basisbereichs 5 sind bestimmt durch das Material der Ionenimplantationsmaske 9 undden Schrägungswinkel Θ. Im Einzelnenwird der Zusammenhang zwischen der Form der Ionenimplantationsmaske,der KanallängeLch und dem Schrägungswinkeldes Basisbereichs 5 untersucht für einen Fall (a), bei dem dieImplantationsmaske 9 aus einem Material gebildet ist, dasdenselben Ionenimplantationsbereich wie SiC aufweist, und für einenFall (b), bei dem die Implantationsmaske 9 aus SiO₂ gebildet ist, welches bei der experimentellenHerstellung durch die Erfinder der vorliegenden Erfindung Verwendungfand (der Implantationsbereich von SiO₂ ist1,7 Mal weit reichender als der von SiC). Ergebnisse hiervon sindin 11 und 12 gezeigt. Für Fall (a),wo fürdie Implantationsmaske 9 ein Material mit demselben Ionenimplantationsbereichwie bei SiC verwendet wird, stimmt der Schrägungswinkel Θ der Ionenimplantationsmaske 9 mitdem Schrägungswinkel Θ des p-Basisbereichs 5 wiein 11 gezeigt überein.Für Fall(b), wo fürdie Implantationsmaske 9 SiO₂ verwendetwird, ist ein Schrägungswinkel Θ' des p-Basisbereichs 5 größer alsein Schrägungswinkel Θ der Implantationsmaske 9,wie in 12 gezeigt ist.The channel length and the helix angle of the base area 5 are determined by the material of the ion implantation mask 9 and the helix angle Θ. Specifically, the relationship between the shape of the ion implantation mask, the channel length Lch and the helix angle of the base area 5 examined for a case (a) in which the implantation mask 9 is formed from a material having the same ion implantation area as SiC and for a case (b) in which the implantation mask 9 is formed from SiO ₂ which was used in the experimental manufacture by the inventors of the present invention (the implantation range of SiO ₂ is 1.7 times wider than that of SiC). Results of this are in 11 and 12 shown. For case (a) where for the implant mask 9 If a material with the same ion implantation area is used as for SiC, the helix angle Θ of the ion implantation mask is correct 9 with the helix angle Θ of the p base area 5 as in 11 shown. For case (b) where for the implant mask 9 SiO _{2 is} used is a helix angle Θ 'of the p-base area 5 greater than a helix angle Θ of the implantation mask 9 , as in 12 is shown.
[0053] Diesliegt darin begründet,dass der Bereich von SiO₂ 1,7 Mal so groß wie dervon SiC ist, aus dem sich die Beziehung 1,7 tanΘ = tanΘ' herleitet.This is because the range of SiO _{2 is} 1.7 times as large as that of SiC, from which the relationship 1.7 tanΘ = tanΘ 'is derived.
[0054] Wiein der vorhergehenden Ausführungsform1 beschrieben wurde, sollte der Schrägungswinkel Θ des p-Basisbereichs 5 30° bis 60° betragen,bevorzugter 30° bis45° für den Fall,dass ein Bauelement zum Einsatz als Wechselrichter in einem Fahrzeugoder in der Industrie mit einer Haltespannung von 1200 V hergestelltwird. Wenn ein Material mit demselben Ionenimplantationsbereichwie bei SiC verwendet wird, sollte daher der Schrägungswinkel Θ der Implantationsmaske 9 30° bis 60°, bevorzugter30° bis45° betragen,und wenn die Implantationsmaske 9 aus SiO₂ gebildetist, sollte der Schrägungswinkel Θ der Ionenimplantationsmaske 9 20° bis 45°, bevorzugter20° bis30° betragen,herrührendaus der Beziehung 1,7 tanΘ =tanΘ'.As described in the previous embodiment 1, the helix angle Θ of the p base region should 5 30 ° to 60 °, more preferably 30 ° to 45 ° in the event that a component for use as an inverter is manufactured in a vehicle or in industry with a holding voltage of 1200 V. If a material with the same ion implantation area is used as for SiC, the helix angle Θ of the implantation mask should therefore be used 9 30 ° to 60 °, more preferably 30 ° to 45 °, and if the implantation mask 9 is formed from SiO ₂ , the helix angle Θ of the ion implantation mask 9 20 ° to 45 °, more preferably 20 ° to 30 °, derived from the relationship 1.7 tanΘ = tanΘ '.
[0055] EinVerfahren, die Implantationsmaske 9 in eine gewünschte Formzu bringen, wenn diese aus SiO₂ gebildetist, ist ein Trockenätzenunter Verwendung einer Resistmaske. Wenn das selektive Atzverhältnis von SiO₂ zum Resist groß ist, unterliegt nur SiO₂ dem Trockenätzen, um so der SiO₂-Implantationsmaske vertikale Seitenflächen zuverleihen. Dagegen werden bei einem kleinen selektiven Ätzverhältnis derResist sowie die SiO₂-Maske trocken geätzt, wodurchdie Breite des als Ätzmaskeverwendeten Resists reduziert wird. Durch Ätzen unter solchen Bedingungenist die aus SiO₂ hergestellte Implantationsmaskeverjüngtund ihr Schrägungswinkelkann durch das selektive Verhältnisvon SiO₂ zu Resist gesteuert werden.One procedure, the implantation mask 9 Making it into a desired shape when it is made of SiO ₂ is dry etching using a resist mask. If the selective etching ratio of SiO ₂ to the resist is large, only SiO ₂ is subject to dry etching so as to give the SiO ₂ implant mask vertical side faces. In contrast, with a small selective etching ratio, the resist and the SiO ₂ mask are etched dry, as a result of which the width of the resist used as the etching mask is reduced. By etching under such conditions, the implant mask made of SiO ₂ is tapered and its helix angle can be controlled by the selective ratio of SiO ₂ to resist.
[0056] Gemäß Ausführungsform2 lässtsich durch das zuvor beschriebene Verfahren über einen selbstausrichtendenProzess, bei dem ein und dieselbe Maske 9 verwendet wird,eine selektive Störstoffdotierungausführen.Außerdemkönnendurch Steuern der Form der Implantationsmaske 9 die Kanallänge desMOSFETs und der Schrägungswinkeldes p-Basisbereichs 5 ohne weiteres gesteuert werden, undbei der Miniaturisierung des MOSFETs ist dies von Vorteil. Darüber hinauslässt sich,indem der p-Basisbereich 5 mit einem Schrägungswinkelversehen wird, die Kompromissbeziehung zwischen dem KanalwiderstandRch und dem JFET-Widerstand Rj verbessern.According to embodiment 2, the method described above can be used to perform a self-aligning process in which one and the same mask 9 selective impurity doping is used. You can also control the shape of the implant mask 9 the channel length of the MOSFET and the helix angle of the p base region 5 can be easily controlled, and this is advantageous in miniaturizing the MOSFET. It can also be determined by the p base area 5 is provided with a helix angle to improve the compromise relationship between the channel resistance Rch and the JFET resistance Rj.
[0057] 13 ist eine Schnittansicht,die ein gemäß Ausführungsform3 der vorliegenden Erfindung hergestelltes Halbleiterbauelement(vertikaler SiC-MOSFET)zeigt. In einem Driftbereich 6, der durch epitaxiales Aufwachsenauf einem Substrat 7 gebildet ist, werden durch Ionenimplantationein Sourcebereich 4 und ein Basisbereich 5 gebildet.Dann werden zur Vervollständigungdes MOSFETs eine Gateoxidschicht 2, eine Gateelektrode 1,eine Sourceelektrode 3 und eine Drainelektrode 8 gebildet. 13 FIG. 12 is a sectional view showing a semiconductor device (vertical SiC-MOSFET) manufactured according to Embodiment 3 of the present invention. In a drift area 6 by epitaxial growth on a substrate 7 is formed, become a source region by ion implantation 4 and a base region 5 educated. Then a gate oxide layer is used to complete the MOSFET 2 , a gate electrode 1 , a source electrode 3 and a drain electrode 8th educated.
[0058] 14 ist ein Schaubild zurDarstellung eines Verfahrens zur Herstellung eines Halbleiterbauelementsgemäß Ausführungsform3 der vorliegenden Erfindung, indem ein Verfahren zur Bildung desSourcebereichs 4 und des Basisbereichs 5 durchIonenimplantation gezeigt ist. Wie in 14 gezeigtist, werden beispielsweise N-Ionen vertikal bezüglich des Substrats implantiertund gleichzeitig werden schrägmit Bezug auf das Substrat Al-Ionen implantiert, und zwar mit einemImplantationswinkel, der kleiner ist als der von den N-Ionen. Wennwie im Stand der Technik eine Implantationsmaske 11 mitvertikalen Seitenflächenverwendet wird, werden in einem Bereich unter der Implantationsmaske 11 keineN-Ionen, sondern nur Al-Ionen implantiert. Dieser Bereich dientals Kanal des MOSFETs. Außerdemist, wenn das Material der Implantationsmaske 11 SiO₂ oder dgl. ist, das einen weit reichenderenIonenimplantationsbereich hat als SiC, der Basisbereich 5 verjüngt, umdadurch wie in Ausführungsform1 beschrieben bei der Miniaturisierung eine Auswirkung in Richtung Verbesserungder Kompromissbeziehung zwischen dem JFET-Widerstand Rj und dem KanalwiderstandRch zu erzielen. 14 FIG. 12 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 3 of the present invention by a method of forming the source region 4 and the base area 5 is shown by ion implantation. As in 14 For example, N ions are implanted vertically with respect to the substrate and at the same time Al ions are implanted obliquely with respect to the substrate, with an implantation angle that is smaller than that of the N ions. If, as in the prior art, an implantation mask 11 with vertical side surfaces are used in an area under the implant mask 11 no N-ions, only Al-ions implanted. This area serves as the channel of the MOSFET. Also, if the material is the implant mask 11 SiO ₂ or the like, which has a far wider ion implantation area than SiC, the base area 5 tapered to thereby have an effect toward improving the trade-off relationship between the JFET resistor Rj and the channel resistor Rch in the miniaturization as described in Embodiment 1.
[0059] DieKanallängeund der Schrägungswinkeldes Basisbereichs 5 sind durch das Material der Implantationsmaske 11 undden Ionenimplantationswinkel festgelegt. Im Einzelnen wird der Zusammenhangzwischen dem Ionenimplantationswinkel, der Kanallänge Lchund dem Schrägungswinkeldes Basisbereichs 5 untersucht für einen Fall (a), bei dem dieImplantationsmaske 11 aus einem Material gebildet ist,das denselben Ionenimplantationsbereich wie SiC aufweist, und für einenFall (b), bei dem die Ionenimplantationsmaske 11 aus SiO₂ gebildet ist, das bei der experimentellenHerstellung durch die Erfinder der vorliegenden Erfindung Verwendungfand (der Implantationsbereich von SiO₂ ist 1,7Mal weit reichender als der von SiC). Ergebnisse hiervon sind in 15 und 16 gezeigt. Für den Fall (a), wo für die Implantationsmaske 11 einMaterial mit demselben Ionenimplantationsbereich wie bei SiC verwendetwird, ist der Schrägungswinkeldes p-Basisbereichs 5 vertikal und stimmt mit der Formder wie in 15 gezeigtenMaske überein.Beim Fall (b), wo fürdie Implantationsmaske 11 SiO₂ verwendetwird, ist der p-Basisbereich 5 verjüngt und sein Schrägungswinkel Θ' ist größer als0°, wiein 16 gezeigt ist.The channel length and the helix angle of the base area 5 are through the material of the implant mask 11 and the ion implantation angle. Specifically, the relationship between the ion implantation angle, the channel length Lch and the helix angle of the base region 5 examined for a case (a) in which the implantation mask 11 is formed of a material having the same ion implantation area as SiC, and for a case (b) in which the ion implantation mask 11 is formed from SiO ₂ used in the experimental manufacture by the inventors of the present invention (the implantation range of SiO ₂ is 1.7 times wider than that of SiC). Results of this are in 15 and 16 shown. In case (a) where for the implant mask 11 a material with the same ion implantation area as that used in SiC is the helix angle of the p-base area 5 vertical and matches the shape of the as in 15 shown mask match. In case (b) where for the implant mask 11 SiO _{2 is} used is the p-base region 5 tapered and its helix angle Θ 'is greater than 0 °, as in 16 is shown.
[0060] Hierumfassen Parameter des MOSFETs, der ein Bauelement mit einer Haltespannungvon 1200 V zum Einsatz als Wechselrichter in einem Fahrzeug oderin der Industrie sein soll und als Driftbereich 6 ein 10 μm dickesSubstrat mit einer Trägerkonzentrationvon 1 × 10¹⁶ cm^-3 verwendet,wie in Ausführungsform1 eine Einstellung dp auf 0,9 μmund dn auf 0,3 μm;unter dieser Einstellung wird ein optimaler Implantationswinkel untersucht.Here include parameters of the MOSFET, which is to be a component with a holding voltage of 1200 V for use as an inverter in a vehicle or in industry, and as a drift region 6 a 10 μm thick substrate with a carrier concentration of 1 × 10 ¹⁶ cm ^{-3 is} used, as in embodiment 1 a setting dp to 0.9 μm and dn to 0.3 μm; an optimal implantation angle is examined under this setting.
[0061] Zuerstwird der Fall (a) betrachtet, wo die Implantationsmaske 11 auseinem Material gebildet ist, das denselben Ionenimplantationsbereichwie SiC hat. Der Winkel des p-Basisbereichs 5 ändert sichdurch den Implantationswinkel Θ nichtund von daher ändertsich auch der JFET-Widerstand Rj nicht. Die Kanallänge Lch berechnetsich in Relation zum Ionenimplantationswinkel Θ, um den Kanalwiderstand Rchzu erhalten. Wie in Ausführungsform1 beschrieben ist der in Relation zum Ionenimplantationswinkel Θ erhalteneDurchschaltwiderstand (Rj + Rch) wie in 17 gezeigt, wenn der Abstand Ld1 desp-Basisbereichs 5 2,5 μmbeträgt.Hier ist der Fall gezeigt, bei dem Ld1 2,5 μm beträgt, wobei aber der Durchschaltwiderstandungeachtet dessen, wie groß derAbstand Ld1 des p-Basisbereichs 5 ist,mit steigendem Implantationswinkel Θ stetig abnimmt. Anders ausgedrückt, istder Durchschaltwiderstand bei großem Implantationswinkel Θ und kleinerKanallänge Lchklein. Wenn jedoch die KanallängeLch kleiner wird, findet ein Durchschlagen statt, womit wie in Ausführungsform1 beschrieben die Spannungsfestigkeit gesenkt ist. Im Einzelnenherausgearbeitet kann die Kanallängein 15 Lch ausgedrückt werdenals Lch = dp · cosΘ, und einDurchschlagen wird verursacht, wenn Lp = Lch = 0,3 μm oder kleiner.Unter Berücksichtigungdessen muss der Ionenimplantationswinkel Θ auf 70° oder weniger eingestellt werden,um den Abstand Lp auf 0,3 μmoder mehr einzustellen.First, consider case (a) where the implant mask 11 is formed from a material that has the same ion implantation area as SiC. The angle of the p base region 5 does not change due to the implantation angle Θ and therefore the JFET resistance Rj does not change. The channel length Lch is calculated in relation to the ion implantation angle Θ in order to obtain the channel resistance Rch. As described in embodiment 1, the on resistance (Rj + Rch) obtained in relation to the ion implantation angle Θ is as in 17 shown when the distance Ld1 of the p base region 5 Is 2.5 μm. Here, the case is shown in which Ld1 is 2.5 μm, but the on-resistance is irrespective of how large the distance Ld1 of the p base region is 5 is steadily decreasing with increasing implantation angle Θ. In other words, the switching resistance is small with a large implantation angle Θ and a small channel length Lch. However, if the channel length Lch becomes smaller, breakdown takes place, whereby the dielectric strength is reduced as described in Embodiment 1. The channel length can be worked out in detail 15 Lch are expressed as Lch = dp · cosΘ, and strikethrough is caused when Lp = Lch = 0.3 μm or less. Taking this into account, the ion implantation angle Θ must be set to 70 ° or less in order to set the distance Lp to 0.3 μm or more.
[0062] Umdas zuvor Gesagte zusammenzufassen, liegt für Fall (a), bei dem die Implantationsmaske 11 aus einemMaterial gebildet ist, das denselben Ionenimplantationsbereich hatwie SiC, der optimale Ionenimplantationswinkel Θ bei 70° oder darunter, und wenn manden Spielraum berücksichtigt,sollte der Implantationswinkel ca. 60° bis 70° groß sein.In order to summarize what has been said, case (a) lies in the implantation mask 11 is made of a material that has the same ion implantation area as SiC, the optimal ion implantation angle Θ at 70 ° or below, and considering the margin, the implantation angle should be approximately 60 ° to 70 °.
[0063] AlsNächsteswird der Fall (b) betrachtet, bei dem die Implantationsmaske 11 ausSiO₂ (das einen Implantationsbereich hat,der 1,7 Mal weit reichender ist als der von SiC) gebildet ist. DerSchrägungswinkel Θ' des p-Basisbereichs 5 unddie KanallängeLch berechnen sich in Relation zum Ionenimplantationswinkel Θ. Wie inAusführungsform1 beschrieben berechnet sich der Abstand Ld2 in Relation zum Schrägungswinkel Θ' mit Ld1 auf 2,5 μm eingestellt,und unter der Voraussetzung, dass der Abstand Ld2 den JFET-WiderstandRj bestimmt, erhältman den JFET-Widerstand Rj aus 4.In entsprechender Weise berechnet sich der Kanalwiderstand Rch ausder KanallängeLch. Dann erhältman den Durchschaltwiderstand (= JFET-Widerstand Rj + KanalwiderstandRch) in Relation zum Ionenimplantationswinkel Θ, wie in 18 gezeigt.Next, consider case (b) where the implant mask 11 made of SiO ₂ (which has an implantation region 1.7 times more extensive than that of SiC). The helix angle Θ 'of the p base area 5 and the channel length Lch are calculated in relation to the ion implantation angle Θ. As described in embodiment 1, the distance Ld2 is calculated in relation to the helix angle Θ 'with Ld1 set to 2.5 μm, and provided that the distance Ld2 the JFET resistor Rj determined, one obtains the JFET resistor Rj 4 , The channel resistance Rch is calculated in a corresponding manner from the channel length Lch. Then the on-state resistance (= JFET resistance Rj + channel resistance Rch) is obtained in relation to the ion implantation angle Θ, as in 18 shown.
[0064] Hierist der Fall gezeigt, bei dem Ld1 2,5 μm beträgt; die Tendenz zu einer stetigenAbnahme des Durchschaltwiderstands mit einem Anstieg des Implantationswinkels Θ bleibtaber bestehen, solange Ld1 2 bis 4 μm beträgt.Herethe case is shown in which Ld1 is 2.5 μm; the tendency to steadyThe on-resistance decreases with an increase in the implantation angle Θbut persist as long as Ld1 is 2 to 4 μm.
[0065] Andersausgedrückt,bedeuten ein großerImplantationswinkel Θ undeine kurze KanallängeLch einen geringen Durchschaltwiderstand und einen kleinen Einflussauf eine Änderungdes JFET-Widerstands Rj. Was das Durchschlagen angeht, muss derImplantationswinkel Θ 75° oder wenigerbetragen, um Lp auf 0,3 μmoder mehr einzustellen. Im Einzelnen herausgearbeitet können Lch, Θ und Lpin 16 ausgedrückt werdenals Lch = 1,7 · dp · cosΘ, tanΘ = 0,7 cotΘ' bzw. Lp = Lch · cosΘ' – dn · sinΘ', und ein Durchschlagen wird verursacht,wenn Lp kleiner oder gleich 0,3 μmist. Unter Berücksichtigungdessen muss der Ionenimplantationswinkel Θ auf 75° oder darunter eingestellt werden,um den Abstand Lp auf 0,3 μmoder mehr einzustellen.In other words, a large implant angle Θ and a short channel length Lch mean a low on-resistance and a small influence on a change in the JFET resistance Rj μm or more. Lch, Θ and Lp in 16 are expressed as Lch = 1.7 · dp · cosΘ, tanΘ = 0.7 cotΘ 'or Lp = Lch · cosΘ' - dn · sinΘ ', and strikethrough is caused when Lp is less than or equal to 0.3 μm , Taking this into account, the ion implantation angle Θ must be set to 75 ° or below in order to set the distance Lp to 0.3 μm or more.
[0066] Umdas zuvor Gesagte zusammenzufassen, liegt für Fall (b), bei dem die Implantationsmaske 11 aus SiO₂ (das einen Implantationsbereich hat, der1,7 Mal weit reichender als der von SiC ist) gebildet ist, der optimaleIonenimplantationswinkel Θ bei75° oderdarunter, und wenn man den Spielraum berücksichtigt, sollte der Implantationswinkelca. 65° bis75° groß sein.In order to summarize what has been said above, case (b) lies in the implantation mask 11 SiO ₂ (which has an implantation region 1.7 times more extensive than that of SiC) is formed, the optimal ion implantation angle Θ at 75 ° or below, and if one takes into account the scope, the implantation angle should be approximately 65 ° to Be 75 ° tall.
[0067] Beider eigentlichen Ionenimplantation kann der Ionenimplantationswinkelgesteuert werden, indem das Substrat einfach so gekippt wird, dasses mit der Richtung der Implantationsmaske übereinstimmt, die eine am Substratflache Ausrichtung verwendet. Obwohl linker und rechter Hand in 14 Al unter zwei unterschiedlichenWinkeln implantiert wird, ist es auch möglich, Ionen an jeder Seitemit zwei oder mehr unterschiedlichen Winkeln zu implantieren. Diein 14 dargestellte Implantierungkann durch einen einzigen Implantationsvorgang erreicht werden,wenn das Substrat bei der Ionenimplantation gekippt und gedrehtwird, anstatt das Substrat nur nach links und rechts zu kippen.In actual ion implantation, the ion implantation angle can be controlled by simply tilting the substrate so that it matches the direction of the implant mask, which uses a flat orientation on the substrate. Although left and right hand in 14 Al being implanted at two different angles, it is also possible to implant ions on each side with two or more different angles. In the 14 The implantation shown can be achieved by a single implantation process if the substrate is tilted and rotated during the ion implantation instead of only tilting the substrate to the left and right.
[0068] Gemäß Ausführungsform3 lässtsich durch das zuvor beschriebene Verfahren über einen selbstausrichtendenProzess, bei dem ein und dieselbe Maske verwendet wird, eine selektiveStörstoffdotierungausführen.Insbesondere kann durch Steuern der Tiefe und des Winkels der Ionenimplantationdie Kanallängedes MOSFETs gesteuert werden, und bei der MOSFET-Miniaturisierung ist dies gegenüber demStand der Technik von Vorteil, bei dem zur Ionenimplantation verschiedeneMasken verwendet werden müssen.Darüberhinaus lässtsich der p-Basisbereich 5 mit einer Verjüngung versehen,indem fürdie Ionenimplantationsmaske ein Material verwendet wird, das einenweit reichenderen Ionenimplantationsbereich als SiC hat, und somitist bei der Miniaturisierung des Bauelements die Kompromissbeziehungzwischen dem Kanalwiderstand Rch und dem JFET-Widerstand Rj verbessert.According to embodiment 3, the method described above can be used to carry out selective impurity doping via a self-aligning process in which one and the same mask is used. In particular, by controlling the depth and angle of the ion implantation, the channel length of the MOSFET can be controlled, and in MOSFET miniaturization this is advantageous over the prior art, in which different masks have to be used for ion implantation. In addition, the p base area can be 5 tapered by using a material for the ion implantation mask that has a wider ion implantation area than SiC, and thus, in miniaturizing the device, the trade-off relationship between the channel resistance Rch and the JFET resistance Rj is improved.
[0069] 19 ist eine Schnittansicht,die ein gemäß Ausführungsform4 der vorliegenden Erfindung hergestelltes Halbleiterbauelement(vertikaler SiC-MOSFET)zeigt. In einem Driftbereich 6, der durch epitaxiales Aufwachsenauf einem Substrat 7 gebildet ist, werden durch Ionenimplantationein Sourcebereich 4 und ein Basisbereich 5 gebildet.Dann werden zur Vervollständigungdes MOSFETs eine Gateoxidschicht 2, eine Gateelektrode 1,eine Sourceelektrode 3 und eine Drainelektrode 8 gebildet. 19 12 is a sectional view showing a semiconductor device (vertical SiC-MOSFET) manufactured according to Embodiment 4 of the present invention. In a drift area 6 by epitaxial growth on a substrate 7 is formed, become a source region by ion implantation 4 and a base area 5 educated. Then a gate oxide layer is used to complete the MOSFET 2 , a gate electrode 1 , a source electrode 3 and a drain electrode 8th educated.
[0070] 20 ist ein Schaubild zurDarstellung eines Verfahrens zur Herstellung eines Halbleiterbauelementsgemäß Ausführungsform4 der vorliegenden Erfindung, indem ein Verfahren zur Bildung desSourcebereichs 4 und des Basisbereichs 5 durchIonenimplantation gezeigt ist. Wie in 20 gezeigtist, wird ähnlich wiein den oben angegebenen Ausführungsformen2 und 3 ein Bereich, wo nur im Basisbereich 5 Ionen implantiertwerden, unter einer sich verjüngendenImplantationsmaske 9 erzeugt, indem unter Verwendung derImplantationsmaske 9 Ionen vertikal und schräg bezüglich desSubstrats implantiert werden. Dieser Bereich dient als Kanal desMOSFETs. Die Kanallängeund der Schrägungswinkeldes p-Basisbereichs 5 könnengesteuert werden durch Steuern der Tiefe und des Implantationswinkelsder Ionenimplantation und durch die Form (Schrägungswinkel) der Implantationsmaske. 20 FIG. 12 is a diagram showing a method of manufacturing a semiconductor device according to Embodiment 4 of the present invention by a method of forming the source region 4 and the base area 5 is shown by ion implantation. As in 20 is shown, similar to the above-mentioned Embodiments 2 and 3, an area where only in the base area 5 Ions are implanted under a tapered implant mask 9 generated by using the implant mask 9 Ions are implanted vertically and obliquely with respect to the substrate. This area serves as the channel of the MOSFET. The channel length and the helix angle of the p base area 5 can be controlled by controlling the depth and the implantation angle of the ion implantation and by the shape (helix angle) of the implantation mask.
[0071] Gemäß Ausführungsform4 lässtsich durch das zuvor beschriebene Verfahren über einen selbstausrichtendenProzess, bei dem ein und dieselbe Maske verwendet wird, eine selektiveStörstoffdotierungausführen.Insbesondere hat Ausführungsform4 mehr Parameter, die die Kanallängeund den Schrägungswinkeldes p-Basisbereichs 5 steuern, als die Ausführungsformen2 und 3, was es möglichmacht, die Miniaturisierung des MOSFETs zu erleichtern und die Kompromissbeziehungzwischen dem Kanalwiderstand Rch und dem JFET-Widerstand Rj zu verbessern.According to embodiment 4, the method described above can be used to carry out selective impurity doping via a self-aligning process in which one and the same mask is used. In particular, embodiment 4 has more parameters that determine the channel length and the helix angle of the p base region 5 than Embodiments 2 and 3, which makes it possible to facilitate miniaturization of the MOSFET and improve the trade-off relationship between the channel resistance Rch and the JFET resistance Rj.
[0072] 21 ist ein Schaubild zurDarstellung eines Verfahrens zur Herstellung eines gemäß Ausführungsform5 der vorliegenden Erfindung hergestellten Halbleiterbauelements,bei der der Sourcebereich 4 und der Basisbereich 5 desin 13 gezeigten Halbleiterbauelements(vertikaler SiC-MOSFET) durch Ionenimplantation gebildet sind. Wiein 21 gezeigt ist, sindder Sourcebereich 4 und der Basisbereich 5 jeweilsdurch mit Bezug auf das Substrat schräges Implantieren von Ionengebildet. Die Breite eines implantierten Bereichs unter einer Maske 10 nimmtin dem Maßezu, wie der Implantationswinkel Θ reduziertwird. Daher entsteht unter der Maske 10, wenn der Ionenimplantationswinkel Θ des Basisbereichs 5 kleinerals der des Sourcebereichs 4 eingestellt wird, ein Bereich,in dem allein im Basisbereich 5 Ionen implantiert sind.Dieser Bereich dient als Kanal des MOSFETs. Ähnlich wie in Ausführungsform3 kann die Kanallängegesteuert werden durch Steuern der Tiefe und des Implantationswinkelsder Ionenimplantation. 21 FIG. 12 is a diagram showing a method of manufacturing a semiconductor device manufactured according to Embodiment 5 of the present invention, in which the source region 4 and the base area 5 of in 13 semiconductor device shown (vertical SiC-MOSFET) are formed by ion implantation. As in 21 is shown are the source area 4 and the base area 5 each formed by implanting ions obliquely with respect to the substrate. The width of an implanted area under a mask 10 increases as the implantation angle Θ is reduced. Therefore arises under the mask 10 when the ion implantation angle Θ of the base region 5 smaller than that of the source area 4 is set, an area in which only in the base area 5 Ions are implanted. This area serves as the channel of the MOSFET. Similar to Embodiment 3, the channel length can be controlled by controlling the depth and the implantation angle of the ion implantation.
[0073] Gemäß Ausführungsform5 lässtsich durch das zuvor beschriebene Verfahren über einen selbstausrichtendenProzess, bei dem ein und dieselbe Maske verwendet wird, eine selektiveStörstoffdotierungausführen.Insbesondere kann durch Steuern der Tiefe und des Winkels der Ionenimplantationdie Kanallängedes MOSFETs ohne weiteres gesteuert werden, und bei der MOSFET-Miniaturisierungist dies gegenüberdem Stand der Technik von Vorteil, bei dem zur Ionenimplantationverschiedene Masken verwendet werden müssen. Darüber hinaus lässt sichder p-Basisbereich 5 mit einer Verjüngung versehen, indem für die Ionenimplantationsmaskeein Material verwendet wird, das einen weit reichenderen Ionenimplantationsbereichals SiC hat, und somit ist bei der Miniaturisierung des MOSFET dieKompromissbeziehung zwischen dem Kanalwiderstand Rch und dem JFET-WiderstandRj verbessert.According to embodiment 5, the method described above can be used to carry out a selective impurity doping by means of a self-aligning process in which one and the same mask is used. In particular, by controlling the depth and angle of the ion implantation, the channel length of the MOSFET can be easily controlled, and in MOSFET miniaturization this is advantageous over the prior art, in which different masks have to be used for ion implantation. In addition, the p base area can be 5 tapered by using a material for the ion implantation mask that has a far wider ion implantation area than SiC, and thus the miniaturization of the MOSFET improves the trade-off relationship between the channel resistance Rch and the JFET resistance Rj.
[0074] 22 ist ein Schaubild zurDarstellung eines Verfahrens zur Herstellung eines gemäß Ausführungsform6 der vorliegenden Erfindung hergestellten Halbleiterbauelements,bei der der Sourcebereich 4 und der Basisbereich 5 desin 19 gezeigten Halbleiterbauelements(vertikaler SiC-MOSFET) durch Ionenimplantation gebildet sind. Wiein 22 gezeigt ist, sindder Sourcebereich 4 und der Basisbereich 5 unterVerwendung der sich verjüngendenImplantationsmaske 9 jeweils durch mit Bezug auf das SubstratschrägesImplantieren von Ionen gebildet. Die Breite eines implantiertenBereichs unter der Maske 9 nimmt in dem Maße zu, wieder Implantationswinkel Θ reduziertwird. Daher entsteht unter der Maske 9, wenn der Ionenimplantationswinkel Θ des p-Basisbereichs 5 kleinereingestellt ist als der des Sourcebereichs 4, ein Bereich,in dem allein im Basisbereich 5 Ionen implantiert sind.Dieser Bereich dient als Kanal des MOSFETs. In Kombination mit der Wirkungeiner sich verjüngendenImplantationsmaske könnendie Kanallängeund der Schrägungswinkeldes p-Basisbereichs 5 gesteuert werden, indem die Tiefeund der Implantationswinkel der Ionenimplantation sowie die Form(Schrägungswinkel)der Implantationsmaske gesteuert werden. 22 FIG. 12 is a diagram showing a method of manufacturing a semiconductor device manufactured according to Embodiment 6 of the present invention, in which the source region 4 and the base area 5 of in 19 semiconductor device shown (vertical SiC-MOSFET) are formed by ion implantation. As in 22 is shown are the source area 4 and the base area 5 using the tapered implant mask 9 each formed by implanting ions obliquely with respect to the substrate. The width of an implanted area under the mask 9 increases as the implantation angle Θ is reduced. Therefore arises under the mask 9 when the ion implantation angle Θ of the p base region 5 is set smaller than that of the source area 4 , an area in the base area alone 5 Ions are implanted. This area serves as the channel of the MOSFET. In combination with the effect of a tapered implant mask, the channel length and the helix angle of the p-base area can be changed 5 can be controlled by controlling the depth and the implantation angle of the ion implantation and the shape (helix angle) of the implantation mask.
[0075] Gemäß Ausführungsform6 lässtsich durch das zuvor beschriebene Verfahren über einen selbstausrichtendenProzess, bei dem ein und dieselbe Maske verwendet wird, eine selektiveStörstoffdotierungausführen.Insbesondere hat Ausführungsform6 mehr Parameter, die die Kanallängeund den Schrägungswinkeldes p-Basisbereichs 5 steuern, als die Ausführungsformen2 und 3, was es möglichmacht, die Miniaturisierung des MOSFETs zu erleichtern. Außerdem kanndie Kompromissbeziehung zwischen dem Kanalwiderstand Rch und demJFET-Widerstand Rj verbessert werden, indem der p-Basisbereich 5 miteinem Schrägungswinkelversehen wird.According to embodiment 6, the method described above can be used to carry out selective impurity doping via a self-aligning process in which one and the same mask is used. In particular, embodiment 6 has more parameters, which are the channel length and the helix angle of the p base region 5 than Embodiments 2 and 3, which makes it possible to facilitate miniaturization of the MOSFET. In addition, the trade-off relationship between the channel resistance Rch and the JFET resistance Rj can be improved by the p-base region 5 is provided with a helix angle.
Bezugszeichenliste:
LIST OF REFERENCE NUMBERS

权利要求:
Claims (12)
[1]
Halbleiterbauelement mit einem vertikalen MOSFET,der SiC verwendet, bei dem ein Basisbereich (5) des vertikalenMOSFETs eine sich verjüngendeForm hat.Semiconductor device with a vertical MOSFET using SiC, in which a base region ( 5 ) of the vertical MOSFET has a tapered shape.
[2]
Halbleiterbauelement nach Anspruch 1, bei dem derSchrägungswinkeldes Basisbereichs (5) des vertikalen MOSFETs auf einenWinkel zwischen 30° und60° eingestelltist.Semiconductor component according to Claim 1, in which the helix angle of the base region ( 5 ) of the vertical MOSFET is set to an angle between 30 ° and 60 °.
[3]
Verfahren zur Herstellung eines Halbleiterbauelements,bei dem bei der Herstellung eines vertikalen MOSFETs, der SiC verwendet,ein Sourcebereich (4) und ein Basisbereich (5)durch Ionenimplantation unter Verwendung derselben Maske (9, 11)gebildet werden.Method for manufacturing a semiconductor device, in which a source region (in the production of a vertical MOSFET using SiC 4 ) and a basic area ( 5 ) by ion implantation using the same mask ( 9 . 11 ) are formed.
[4]
Verfahren nach Anspruch 3, zur Herstellung einesHalbleiterbauelements, bei dem dieselbe Maske (9) einesich verjüngendeForm hat, die sich unter einem Winkel von zwischen 30° und 60° verjüngt, unddie aus einem Material gebildet ist, das hinsichtlich des Bereichsbei der Ionenimplatation SiC gleichkommt.Method according to Claim 3, for producing a semiconductor component, in which the same mask ( 9 ) has a tapered shape that tapers at an angle of between 30 ° and 60 °, and is made of a material that is equivalent in area to the SiC ion implantation region.
[5]
Verfahren nach Anspruch 3, zur Herstellung einesHalbleiterbauelements, bei dem dieselbe Maske (9) einesich verjüngendeForm hat, die sich unter einem Winkel von zwischen 20° und 45° verjüngt, unddie aus SiO₂ gebildet ist.Method according to Claim 3, for producing a semiconductor component, in which the same mask ( 9 ) has a tapered shape, which tapers at an angle of between 20 ° and 45 °, and which is formed from SiO ₂ .
[6]
Verfahren nach Anspruch 3, zur Herstellung einesHalbleiterbauelements, bei dem bei der Ionenimplantation Ionen senkrechtund schrägbezüglicheines Substrats (7) implantiert werden.Method according to Claim 3, for producing a semiconductor component in which ions are perpendicular and oblique with respect to a substrate ( 7 ) are implanted.
[7]
Verfahren nach Anspruch 6, zur Herstellung einesHalbleiterbauelements, bei dem dieselbe Maske (9, 11)aus einem Material gebildet ist, das hinsichtlich des Bereichs beider Ionenimplantation weit reichender als SiC ist.Method according to Claim 6, for producing a semiconductor component, in which the same mask ( 9 . 11 ) is formed from a material that is far more extensive than SiC in terms of ion implantation area.
[8]
Verfahren nach Anspruch 6, zur Herstellung einesHalbleiterbauelements, bei dem dieselbe Maske (9, 11)aus einem Material gebildet ist, das hinsichtlich des Bereichs beider Ionenimplantation SiC gleichkommt, und der Ionenimplantationswinkelauf 70° oderdarunter eingestellt wird.Method according to Claim 6, for producing a semiconductor component, in which the same mask ( 9 . 11 ) is formed from a material which is equivalent to SiC in area in ion implantation, and the ion implantation angle is set to 70 ° or below.
[9]
Verfahren nach Anspruch 6, zur Herstellung einesHalbleiterbauelements, bei dem dieselbe Maske (9, 11)aus SiO₂ gebildet ist, und bei dem der Ionenimplantationswinkelauf 75° oderdarunter eingestellt wird.Method according to Claim 6, for producing a semiconductor component, in which the same mask ( 9 . 11 ) is formed from SiO ₂ , and in which the ion implantation angle is set to 75 ° or below.
[10]
Verfahren nach Anspruch 3, zur Herstellung einesHalbleiterbauelements, bei dem bei der Ionenimplantation Ionen schräg bezüglich einesSubstrats (7) implantiert werden, und der Ionenimplantationswinkelbezüglichdes Substrats (7) im Basisbereich (5) des vertikalenMOSFETs kleiner ist als in dessen Sourcebereich (4).Method according to Claim 3, for producing a semiconductor component in which ions are inclined with respect to a substrate ( 7 ) and the implantation angle with respect to the substrate ( 7 ) in the base area ( 5 ) of the vertical MOSFET is smaller than in its source area ( 4 ).
[11]
Verfahren nach Anspruch 6, zur Herstellung einesHalbleiterbauelements, bei dem Ionen unter Verwendung derselbenMaske (9) mit einer sich verjüngenden Form implantiert werden.A method according to claim 6, for producing a semiconductor device in which ions using the same mask ( 9 ) are implanted with a tapered shape.
[12]
Verfahren nach Anspruch 10, zur Herstellung einesHalbleiterbauelements, bei dem Ionen unter Verwendung derselbenMaske (9) mit einer sich verjüngenden Form implantiert werden.A method according to claim 10, for producing a semiconductor device in which ions using the same mask ( 9 ) are implanted with a tapered shape.

类似技术:

---

公开号 | 公开日 | 专利标题

---

DE102013112009B4|2020-10-29|Superjunction semiconductor devices having a cell area and an edge area

---

DE10245607B4|2009-07-16|A method of forming circuit elements having nickel silicide regions thermally stabilized by a barrier diffusion material and methods of making a nickel monosilicide layer

---

EP1114466B1|2006-07-26|Hochspannungs-halbleiterbauelement

---

DE69530232T2|2004-02-05|Insulated gate semiconductor device and method of manufacturing the same

---

DE102009010882B4|2012-04-19|A transistor having an embedded semiconductor alloy in drain and source regions extending below the gate electrode and methods of fabricating the transistor

---

DE19731495C2|1999-05-20|Bipolar transistor controllable by field effect and method for its production

---

DE102004042167B4|2009-04-02|A method of forming a semiconductor structure comprising transistor elements having differently strained channel regions, and corresponding semiconductor structure

---

DE3145231C2|1994-08-11|

---

DE102007037858B4|2012-04-19|Semiconductor device with improved dynamic behavior

---

EP1604404B1|2011-06-22|Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus

---

EP0057256B1|1985-05-22|Vertikal-MIS-Feldeffekttransistor mit kleinem Durchlasswiderstand

---

DE112005001675B4|2015-11-26|Power semiconductor device having a top drain using a sinker trench and method of manufacture

---

DE3131727C2|1987-11-12|

---

DE112004001441B4|2010-06-17|Method of Making Asymmetric Sidewall Spacer of a Semiconductor Device

---

DE102008026516B4|2014-05-08|Semiconductor device with P-N pillar layer and method for its production

---

DE102007003812B4|2011-11-17|Semiconductor device with trench gate and method of manufacture

---

DE2922334C2|1989-12-28|

---

DE60034548T2|2008-01-03|MANUFACTURING PROCESS FOR THIN FILM TRANSISTOR WITH OVERHEAD GATE

---

EP0003231B1|1981-10-14|MIS-Feldeffekttransistor mit kurzer Kanallänge und Verfahren zu dessen Herstellung

---

DE102004051348B4|2017-07-27|Superjunction device with improved robustness

---

DE102004012884B4|2011-07-21|Power semiconductor device in planar technology

---

DE112006003451B4|2015-02-05|Trench field plate semiconductor power devices and method of forming same

---

DE112009000642B4|2013-01-24|LDMOS devices with improved architectures and manufacturing processes therefor

---

DE112006001169B4|2012-04-26|Method for producing an SOI device

---

DE112006000832B4|2018-09-27|Trenched gate field effect transistors and methods of forming the same

同族专利:

---

公开号 | 公开日

---

US20060134847A1|2006-06-22|

---

US7285465B2|2007-10-23|

---

US7029969B2|2006-04-18|

---

US20040188755A1|2004-09-30|

---

JP2004319964A|2004-11-11|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

法律状态:
2004-11-25| OP8| Request for examination as to paragraph 44 patent law|

---

2012-04-03| R016| Response to examination communication|

---

2020-07-21| R002| Refusal decision in examination/registration proceedings|

---

2020-08-25| R003| Refusal decision now final|

优先权:

---

申请号 | 申请日 | 专利标题

---